

**NORME
INTERNATIONALE
INTERNATIONAL
STANDARD**

**CEI
IEC**

60748-20

QC 760000

Première édition
First edition
1988-06

**Dispositifs à semiconducteurs
Circuits intégrés**

Vingtième partie:

Spécification générique pour les circuits intégrés
à couches et les circuits intégrés hybrides à couches

**Semiconductor devices
Integrated circuits**

Part 20:

Generic specification for film integrated circuits
and hybrid film integrated circuits



Numéro de référence
Reference number
CEI/IEC 60748-20: 1988

Numéros des publications

Depuis le 1^{er} janvier 1997, les publications de la CEI sont numérotées à partir de 60000.

Publications consolidées

Les versions consolidées de certaines publications de la CEI incorporant les amendements sont disponibles. Par exemple, les numéros d'édition 1.0, 1.1 et 1.2 indiquent respectivement la publication de base, la publication de base incorporant l'amendement 1, et la publication de base incorporant les amendements 1 et 2.

Validité de la présente publication

Le contenu technique des publications de la CEI est constamment revu par la CEI afin qu'il reflète l'état actuel de la technique.

Des renseignements relatifs à la date de reconfirmation de la publication sont disponibles dans le Catalogue de la CEI.

Les renseignements relatifs à des questions à l'étude et des travaux en cours entrepris par le comité technique qui a établi cette publication, ainsi que la liste des publications établies, se trouvent dans les documents ci-dessous:

- «Site web» de la CEI*
- **Catalogue des publications de la CEI**
Publié annuellement et mis à jour régulièrement
(Catalogue en ligne)*
- **Bulletin de la CEI**
Disponible à la fois au «site web» de la CEI* et comme périodique imprimé

Terminologie, symboles graphiques et littéraux

En ce qui concerne la terminologie générale, le lecteur se reportera à la CEI 60050: *Vocabulaire Electrotechnique International* (VEI).

Pour les symboles graphiques, les symboles littéraux et les signes d'usage général approuvés par la CEI, le lecteur consultera la CEI 60027: *Symboles littéraux à utiliser en électrotechnique*, la CEI 60417: *Symboles graphiques utilisables sur le matériel. Index, relevé et compilation des feuilles individuelles*, et la CEI 60617: *Symboles graphiques pour schémas*.

* Voir adresse «site web» sur la page de titre.

Numbering

As from 1 January 1997 all IEC publications are issued with a designation in the 60000 series.

Consolidated publications

Consolidated versions of some IEC publications including amendments are available. For example, edition numbers 1.0, 1.1 and 1.2 refer, respectively, to the base publication, the base publication incorporating amendment 1 and the base publication incorporating amendments 1 and 2.

Validity of this publication

The technical content of IEC publications is kept under constant review by the IEC, thus ensuring that the content reflects current technology.

Information relating to the date of the reconfirmation of the publication is available in the IEC catalogue.

Information on the subjects under consideration and work in progress undertaken by the technical committee which has prepared this publication, as well as the list of publications issued, is to be found at the following IEC sources:

- **IEC web site***
- **Catalogue of IEC publications**
Published yearly with regular updates

(On-line catalogue)*
- **IEC Bulletin**
Available both at the IEC web site* and as a printed periodical

Terminology, graphical and letter symbols

For general terminology, readers are referred to IEC 60050: *International Electrotechnical Vocabulary* (IEV).

For graphical symbols, and letter symbols and signs approved by the IEC for general use, readers are referred to publications IEC 60027: *Letter symbols to be used in electrical technology*, IEC 60417: *Graphical symbols for use on equipment. Index, survey and compilation of the single sheets* and IEC 60617: *Graphical symbols for diagrams*.

* See web site address on title page.

**NORME
INTERNATIONALE
INTERNATIONAL
STANDARD**

**CEI
IEC**

60748-20

QC 760000

Première édition
First edition
1988-06

**Dispositifs à semiconducteurs
Circuits intégrés**

Vingtième partie:

Spécification générique pour les circuits intégrés
à couches et les circuits intégrés hybrides à couches

**Semiconductor devices
Integrated circuits**

Part 20:

Generic specification for film integrated circuits
and hybrid film integrated circuits

© IEC 1988 Droits de reproduction réservés — Copyright - all rights reserved

Aucune partie de cette publication ne peut être reproduite ni
utilisée sous quelque forme que ce soit et par aucun
procédé, électronique ou mécanique, y compris la photo-
copie et les microfilms, sans l'accord écrit de l'éditeur.

No part of this publication may be reproduced or utilized in
any form or by any means, electronic or mechanical,
including photocopying and microfilm, without permission in
writing from the publisher.

International Electrotechnical Commission
Telefax: +41 22 919 0300

3, rue de Varembé Geneva, Switzerland
e-mail: inmail@iec.ch IEC web site <http://www.iec.ch>



Commission Electrotechnique Internationale
International Electrotechnical Commission
Международная Электротехническая Комиссия

CODE PRIX
PRICE CODE

X

*Pour prix, voir catalogue en vigueur
For price, see current catalogue*

SOMMAIRE

	Pages
PREAMBULE.....	4
PREFACE.....	4
Articles	
SECTION 1 - DOMAINE D'APPLICATION, OBJET ET CLASSIFICATION	
1.1 Domaine d'application	6
1.2 Objet.....	6
1.3 Classification technologique des CIHC et C.....	6
SECTION 2 - GENERALITES	
2.1 Ordre de priorité.....	8
2.2 Documents de référence	8
2.3 Unités et symboles	12
2.4 Terminologie.....	12
2.5 Valeurs normales et préférentielles.....	22
2.6 Marquage.....	22
SECTION 3 - PROCEDURE D'ASSURANCE DE LA QUALITE	
3.1 Etape initiale de fabrication.....	24
3.2 Etapes de fabrication et sous-traitance.....	24
3.3 Agrément du fabricant.....	26
3.4 Qualification des circuits intégrés à couches et des circuits intégrés hybrides à couches.....	26
3.5 Homologation	28
3.6 Agrément de savoir-faire	30
3.7 Rapports certifiés de lots acceptés.....	40
3.8 Livraisons différées	42
3.9 Livraisons des CIHC et C soumis à des essais destructifs et non destructifs	42
3.10 Procédure complémentaire pour les livraisons.....	42
3.11 Informations complémentaires.....	42
SECTION 4 - CONDITIONS D'ESSAIS ET DE MESURES	
4.1 Généralités	42
4.2 Conditions normales d'essai	44
4.3 Examen visuel	48
4.4 Mesures électriques.....	48
4.5 Essais climatiques et de robustesse mécanique.....	54

CONTENTS

	Page
FOREWORD.....	5
PREFACE.....	5
Clause	
SECTION 1 - SCOPE, OBJECT AND CLASSIFICATION	
1.1 Scope	7
1.2 Object.....	7
1.3 Technological classification of F and HFICs	7
SECTION 2 - GENERAL	
2.1 Order of precedence.....	9
2.2 Related documents.....	9
2.3 Units and symbols.....	13
2.4 Terminology	13
2.5 Standard and preferred values	23
2.6 Marking	23
SECTION 3 - QUALITY ASSESSMENT PROCEDURES	
3.1 Primary stage of manufacture.....	25
3.2 Manufacturing stages and sub-contracting	25
3.3 Manufacturer approval.....	27
3.4 Approval of film integrated circuits and hybrid film integrated circuits.....	27
3.5 Qualification approval.....	29
3.6 Capability approval.....	31
3.7 Certified records of released lots	41
3.8 Delayed deliveries	43
3.9 Delivery of F and HFICs subjected to destructive or non-destructive tests.....	43
3.10 Supplementary procedure for deliveries	43
3.11 Supplementary information	43
SECTION 4 - TEST AND MEASUREMENT PROCEDURES	
4.1 General	43
4.2 Standard conditions for testing	45
4.3 Visual examination.....	49
4.4 Electrical measurement procedures	49
4.5 Environmental testing procedures	55

COMMISSION ELECTROTECHNIQUE INTERNATIONALE

DISPOSITIFS A SEMICONDUCTEURS

CIRCUITS INTEGRES

Vingtième partie: Spécification générique pour les circuits intégrés à couches et les circuits intégrés hybrides à couches

PREAMBULE

- 1) Les décisions ou accords officiels de la CEI en ce qui concerne les questions techniques, préparés par des Comités d'Etudes où sont représentés tous les Comités nationaux s'intéressant à ces questions, expriment dans la plus grande mesure possible un accord international sur les sujets examinés.
- 2) Ces décisions constituent des recommandations internationales et sont agréées comme telles par les Comités nationaux.
- 3) Dans le but d'encourager l'unification internationale, la CEI exprime le vœu que tous les Comités nationaux adoptent dans leurs règles nationales le texte de la recommandation de la CEI, dans la mesure où les conditions nationales le permettent. Toute divergence entre la recommandation de la CEI et la règle nationale correspondante doit, dans la mesure du possible, être indiquée en termes clairs dans cette dernière.

PREFACE

La présente norme a été préparée par le Sous-Comité 47A Circuits intégrés, du Comité d'Etudes n° 47 de la CEI: Dispositifs semiconducteurs.

Cette publication est une spécification générique pour les circuits intégrés à couches et les circuits intégrés hybrides à couches, dans le domaine du Système CEI d'assurance de la qualité des composants électroniques (IECQ).

Le texte de cette norme est issu des documents suivants:

Règle des Six Mois	Rapport de vote	Procédure des Deux Mois	Rapport de vote
47A(BC)163	47A(BC)166	47A(BC)180	47A(BC)192

Les rapports de vote indiqués dans le tableau ci-dessus donnent toute information sur le vote ayant abouti à l'approbation de cette norme.

Le numéro QC qui figure sur la page de couverture de la présente publication est le numéro de spécification dans le Système CEI d'assurance de la qualité des composants électroniques (IECQ).

INTERNATIONAL ELECTROTECHNICAL COMMISSION

SEMICONDUCTOR DEVICES
INTEGRATED CIRCUITS

Part 20: Generic specification for film integrated
circuits and hybrid film integrated circuits

FOREWORD

- 1) The formal decisions or agreements of the IEC on technical matters, prepared by Technical Committees on which all the National Committees having a special interest therein are represented, express, as nearly as possible, an international consensus of opinion on the subjects dealt with.
- 2) They have the form of recommendations for international use and they are accepted by the National Committees in that sense.
- 3) In order to promote international unification, the IEC expresses the wish that all National Committees should adopt the text of the IEC recommendation for their national rules in so far as national conditions will permit. Any divergence between the IEC recommendation and the corresponding national rules should, as far as possible, be clearly indicated in the latter.

PREFACE

This standard has been prepared by IEC Sub-Committee 47A: Integrated Circuits, of IEC Technical Committee No. 47: Semiconductor Devices.

This publication is a generic specification for film integrated circuits and hybrid film integrated circuits, in the field of the IEC Quality Assessment System for Electronic Components (IECQ).

The text of this standard is based on the following documents:

Six Months' Rule	Report on Voting	Two Months' Procedure	Report on Voting
47A(C0)163	47A(C0)166	47A(C0)180	47A(C0)192

Full information on the voting for the approval of this standard can be found in the Voting Reports indicated in the above table.

The QC number that appears on the front cover of this publication is the specification number in the IEC Quality Assessment System for Electronic Components (IECQ).

DISPOSITIFS A SEMICONDUCTEURS
CIRCUITS INTEGRES

Vingtième partie: Spécification générique pour les circuits intégrés
à couches et les circuits intégrés hybrides à couches

SECTION 1 - DOMAINE D'APPLICATION, OBJET ET CLASSIFICATION

1.1 Domaine d'application

La présente spécification générique est applicable aux circuits intégrés à couches et aux circuits intégrés hybrides à couches (CIHC et C), actifs et passifs, comme dans la Publication 748-1 de la CEI, Chapitre IV, paragraphe 2.4.

Elle s'applique également aux CIHC et C semi-finis fournis à des clients pour traitement ultérieur et aux circuits type boîtiers pavés (chip carrier) à plus d'un cristal, pourvu qu'ils soient, en tant que produits séparés, interconnectés par les techniques d'interconnexion à couches.

Cette spécification n'est pas destinée à couvrir les cartes de circuits imprimés mais est applicable aux CIHC et C qui peuvent les contenir.

1.2 Objet

La présente spécification définit les procédures d'assurance de la qualité et les méthodes d'essais électriques, climatiques, mécaniques et d'endurance.

Elle formule les exigences qui s'appliquent à l'acceptation des circuits utilisant soit les procédures d'homologation, soit les procédures d'agrément de savoir-faire (voir articles 3.5 et 3.6 respectivement).

1.3 Classification technologique des CIHC et C

Les CIHC et C sont classés selon leur structure et leur technologie de fabrication comme indiqué dans le tableau I.

SEMICONDUCTOR DEVICESINTEGRATED CIRCUITSPart 20: Generic specification for film integrated
circuits and hybrid film integrated circuits

SECTION 1 - SCOPE, OBJECT AND CLASSIFICATION

1.1 Scope

This generic specification is applicable to film integrated circuits and to hybrid film integrated circuits (F and HFICs), both passive and active, as in IEC Publication 748-1, Chapter IV, Sub-clause 2.4.

It applies also to partly-completed F and HFICs supplied to customers for subsequent processing. This specification also applies to chip carrier circuits having more than one chip, provided that they, as separate products, have been interconnected by film interconnection techniques.

This specification is not intended to cover printed circuit boards but is applicable to F and HFICs which may include them.

1.2 Object

This specification defines the quality assessment procedures and the methods for electrical, climatic, mechanical and endurance tests.

It outlines the requirements which shall be applied to the release of circuits using either qualification approval procedures or capability approval procedures. The requirements of these procedures are given in Clauses 3.5 and 3.6 respectively.

1.3 Technological classification of F and HFICs

F and HFICs are classified according to their structure and technology of manufacture as shown in Table I.

Tableau I

Couche	1) Couche épaisse 2) Couche mince 3) Autres
Structure du circuit	1) Circuits passifs à couches minces et à couches épaisses 2) Circuits actifs à couches minces et à couches épaisses 3) Circuits intégrés hybrides à couches 4) Combinaisons à plusieurs substrats
Composants rapportés	0) Aucun 1) Tous les types de dispositifs passifs et/ou composants actifs encapsulés 2) Tous les types de dispositifs passifs ou actifs y compris les pastilles nues de semiconducteurs
Encapsulation du circuit	1) Sans 2) Enrobé 3) Cavité à scellement organique ou à paroi organique 4) Cavité à scellement minéral et à parois minérales

SECTION 2 - GENERALITES

2.1 Ordre de priorité

S'il se présente des divergences pour quelque raison que ce soit, l'ordre de priorité des documents est le suivant:

- spécification particulière;
- spécification intermédiaire;
- spécification générique;
- règles de procédure (IECQ), Publication QC 001002 de la CEI;
- règles fondamentales (IECQ), Publication QC 001001 de la CEI;
- autres documents internationaux, par exemple publications de la CEI, auxquels il est fait référence.

Le même ordre de priorité s'applique aux documents nationaux équivalents.

2.2 Documents de référence

La spécification particulière doit indiquer quels sont les documents applicables.

Table I

Film	1) Thick film 2) Thin film 3) Other
Circuit structure	1) Passive thin and thick film circuits 2) Active thin and thick film circuits 3) Hybrid film integrated circuits 4) Multiple substrate combinations
Added components	0) None 1) All types of passive and/or encapsulated active devices 2) All types of passive and active devices including unencapsulated semiconductor dice
Circuit encapsulation	1) None 2) Embedded 3) Cavity with any organic seal or wall 4) Cavity with inorganic seal and walls

SECTION 2 - GENERAL

2.1 Order of precedence

Where any discrepancies occur for any reason, documents shall rank in the following order of precedence:

- the detail specification;
- the sectional specification;
- the generic specification;
- rules of procedure (IECQ), IEC Publication QC 001002;
- basic rules (IECQ), IEC Publication QC 001001;
- any other international documents, for example IEC publications to which reference is made.

The same order of precedence shall apply to equivalent national documents.

2.2 Related documents

The detail specification shall indicate the applicable documents.

Publications de la CEI:

- Publication 27-1 (1971): Symboles littéraux à utiliser en électronique, Première partie: Généralités.
- 50: Vocabulaire Electrotechnique International (VEI)
- 68: Essais fondamentaux climatiques et de robustesse mécanique.
- 68-1 (1982): Première partie: Généralités.
- 68-2: Deuxième partie: Essais.
- 68-2-1 (1974): Essais A: Froid.
- 68-2-1A (1976): Premier complément à la Publication 68-2-1 (1974).
- 68-2-2 (1974): Essais B: Chaleur sèche.
- 68-2-2A (1976): Premier complément à la Publication 68-2-2 (1974).
- 68-2-3 (1969): Essai Ca: Essai continu de chaleur humide.
- 68-2-6 (1982): Essai Fc et guide: Vibrations (sinusoïdales).
- 68-2-7 (1983): Essai Ga: Accélération constante.
- 68-2-11 (1981): Essai Ka: Brouillard salin.
- 68-2-14 (1984): Essai N: Variations de température.
- 68-2-17 (1978): Essai Q: Etanchéité.
- 68-2-20 (1979): Essai T: Soudure.
- 68-2-21 (1983): Essai U: Robustesse des sorties et des dispositifs de fixation.
- 68-2-27 (1972): Essai Ea: Chocs.
- 68-2-30 (1980): Essai Db et guide: Essai cyclique de chaleur humide (cycle de 12 + 12 heures).
- 68-2-45 (1980): Essai XA et guide: Immersion dans les solvants de nettoyage.
- 68-3-1 (1974): Troisième partie: Informations de base, Section un - Essais de froid et de chaleur sèche.
- 191-1 (1966): Normalisation mécanique des dispositifs à semiconducteurs, Première partie: Préparation des dessins des dispositifs à semiconducteurs.

IEC publications:

- Publication 27-1 (1971): Letter symbols to be used in electrical technology, Part 1: General.
- 50: International Electrotechnical Vocabulary (IEV).
- 68: Basic environmental testing procedures.
- 68-1 (1982): Part 1: General and guidance.
- 68-2: Part 2: Tests.
- 68-2-1 (1974): Tests A: Cold.
- 68-2-1A (1976): First supplement to Publication 68-2-1 (1974).
- 68-2-2 (1974): Tests B: Dry heat.
- 68-2-2A (1976): first supplement to Publication 68-2-2 (1974).
- 68-2-3 (1969): Test Ca: Damp heat, steady state.
- 68-2-6 (1982): Test Fc and guidance: Vibration (sinusoidal).
- 68-2-7 (1983): Test Ga and guidance: Acceleration, steady state.
- 68-2-11 (1981): Test Ka: Salt mist.
- 68-2-14 (1984): Test N: Change of temperature.
- 68-2-17 (1978): Test Q: Sealing.
- 68-2-20 (1979): Test T: Soldering.
- 68-2-21 (1983): Test U: Robustness of terminations and integral mounting devices.
- 68-2-27 (1972): Test Ea: Shock.
- 68-2-30 (1980): Test Db and guidance: Damp heat, cyclic (12 + 12-hour cycle).
- 68-2-45 (1980): Test XA and guidance: Immersion in cleaning solvents.
- 68-3-1 (1974): Part 3: Background information, Section One - cold and dry heat tests.
- 191-1 (1966): Mechanical standardization of semiconductor devices. Part 1: Preparation of drawings of semiconductor devices.

- 191-2 (1966): Deuxième partie: Dimensions.
- 191-3 (1974): Troisième partie: Règles générales pour la préparation des dessins d'encombrement des circuits intégrés
- 410 (1973): Plans et règles d'échantillonnage pour les contrôles par attributs.
- 695-2-2 (1980): Essais relatifs aux risques de feu, Deuxième partie: Méthodes d'essai - Essai au brûleur-aiguille.
- 747-1 (1983): Dispositifs à semiconducteurs. Dispositifs discrets et circuits intégrés, Première partie: Généralités.
- 748-1 (1984): Dispositifs à semiconducteurs. Circuits intégrés. Première partie: Généralités.
- 749 (1984): Dispositifs à semiconducteurs. Essais mécaniques et climatiques.
- QC 001001 (1986): Règles fondamentales du Système CEI d'assurance de la qualité des composants électroniques (IECQ).
- QC 001002 (1986): Règles de procédure du Système CEI d'assurance de la qualité des composants électroniques (IECQ).

2.3 Unités et symboles

Autant que possible, les unités, les symboles graphiques et les symboles littéraux doivent être choisis dans les publications suivantes:

- Publication 27 de la CEI: Symboles littéraux à utiliser en électrotechnique.
- Publication 617 de la CEI: Symboles graphiques pour schémas.
- Norme ISO 1000 (1981): Unités SI et recommandations pour l'emploi de leurs multiples et de certaines autres unités.

Les autres unités et symboles nécessaires doivent être établis conformément aux principes des publications citées ci-dessus.

2.4 Terminologie (pour information)

Autant que possible, la terminologie doit être choisie dans:

- Publication 50 de la CEI: Vocabulaire Electrotechnique International (VEI).

- 191-2 (1966): Part 2: Dimensions.
- 191-3 (1974): Part 3: General rules for the preparation of outline drawings of integrated circuits.
- 410 (1973): Sampling plans and procedures for inspection by attributes.
- 695-2-2 (1980): Fire hazard testing, Part 2: Test methods. Needle-flame test.
- 747-1 (1983): Semiconductor devices. Discrete devices and integrated circuits, Part 1: General.
- 748-1 (1984): Semiconductor devices. Integrated circuits, Part 1: General.
- 749 (1984): Mechanical and climatic test methods.
- QC 001001 (1986): Basic rules for the IEC quality assessment system for electronic components (IECQ).
- QC 001002 (1986): Rules of procedure of the IEC quality assessment system for electronic components (IECQ).

2.3 Units and symbols

Units, graphical symbols and letter symbols shall, whenever possible, be taken from the following publications:

- IEC Publication 27: Letter symbols to be used in electrical technology.
- IEC Publication 617: Graphical symbols for diagrams.
- ISO Standard 1000 (1981): SI units and recommendations for the use of their multiples and of certain other units.

Any other units and symbols required shall be derived in accordance with the principles of the publications listed above.

2.4 Terminology (for information)

Terminology shall, wherever possible, be taken from:

- IEC Publication 50: International Electrotechnical Vocabulary (IEV).

Les autres termes nécessaires doivent être établis conformément aux principes de la publication citée ci-dessus.

2.4.1 *Microélectronique* (CEI 748-1)

Concept de la construction et de l'utilisation de circuits électroniques fortement miniaturisés.

2.4.2 *Microstructure* (CEI 748-1)

Dispositif microélectronique ayant une forte densité d'éléments de circuit et/ou de composants et qui est considéré comme une seule unité.

Note.- Une microstructure peut être un microassemblage ou un (micro) circuit intégré.

2.4.3 *Circuit intégré* (CEI 748-1 modifiée)

Circuit dans lequel les éléments de circuit sont associés d'une manière inséparable et électriquement interconnectés de sorte que, pour les besoins des spécifications, essais, commerce et maintenance il est considéré comme indivisible.

Note.- Pour cette définition, un élément de circuit n'a ni enveloppe ni connexion de sortie, et n'est ni spécifié ni vendu comme un article séparé.

2.4.4 *Microcircuit intégré* (CEI 748-1 modifiée)

Microstructure dans laquelle les éléments de circuit sont associés d'une manière inséparable et électriquement interconnectés de sorte que, pour les besoins des spécifications, essais, commerce et maintenance, elle est considérée comme indivisible.

- Notes*
- 1.- Pour cette définition, un élément de circuit n'a ni enveloppe ni connexion de sortie, et n'est ni spécifié ni vendu comme un article séparé.
 - 2.- Lorsqu'il ne peut y avoir de confusion, le terme "microcircuit intégré" peut être abrégé en "circuit intégré".
 - 3.- On peut utiliser des termes qualificatifs supplémentaires pour décrire la technique utilisée dans la fabrication d'un microcircuit intégré spécifique.

Exemples d'utilisation de termes qualificatifs:

- circuit intégré monolithique à semiconducteurs;
- circuit intégré multipastille à semiconducteurs;
- circuit intégré à couches minces;
- circuit intégré à couches épaisses;
- circuit intégré hybride.

2.4.5 *Microassemblage* (CEI 748-1 modifiée)

Microstructure constituée de différents composants et/ou de microcircuits intégrés qui sont construits séparément et peuvent être essayés avant d'être assemblés et encapsulés.

Any other terminology required should be derived in accordance with the principles of this publication.

2.4.1 *Microelectronics* (IEC 748-1)

The concept of the construction and use of highly miniaturized electronic circuits.

2.4.2 *Microcircuit* (IEC 748-1)

A microelectronic device, having a high equivalent circuit-element and/or component density, which is considered as a single unit.

Note.- A microcircuit may be a micro-assembly or an integrated (micro)circuit.

2.4.3 *Integrated circuit* (IEC 748-1 modified)

A circuit in which a number of circuit elements are inseparably associated and electrically interconnected such that, for the purpose of specification, testing, commerce and maintenance, it is considered indivisible.

Note.- For this definition, a circuit element does not have an envelope or external connection and is not specified or sold as a separate item.

2.4.4 *Integrated microcircuit* (IEC 748-1 modified)

A microcircuit in which a number of circuit elements are inseparably associated and electrically interconnected such that, for the purpose of specification and testing and commerce and maintenance, it is considered indivisible.

- Notes*
- 1.- For this definition, a circuit element does not have an envelope or external connection and is not specified or sold as a separate item.
 - 2.- Where no misunderstanding is possible, the term "integrated microcircuit" may be abbreviated to "integrated circuit".
 - 3.- Further qualifying terms may be used to describe the technique used in the manufacture of a specific integrated microcircuit.

Examples of use of qualifying terms:

- semiconductor monolithic integrated circuit;
- semiconductor multi-chip integrated circuit;
- thin film integrated circuit;
- thick film integrated circuit;
- hybrid integrated circuit.

2.4.5 *Micro-assembly* (IEC 748-1 modified)

A microcircuit consisting of various components and/or integrated micro-circuits which are constructed separately and which can be tested before being assembled and packaged.

Notes 1.- Pour cette définition, un composant possède des connexions de sorties et éventuellement une enveloppe, et il peut être également spécifié et vendu comme article séparé.

2.- On peut utiliser des termes qualificatifs supplémentaires pour décrire la forme des composants et/ou la technique d'assemblage utilisée dans la construction d'un micro-assemblage spécifique.

Exemples d'utilisation de termes qualificatifs:

- microassemblage de circuits intégrés multipastilles;
- microassemblage de composants discrets.

2.4.6 *Circuit intégré à semiconducteurs* (VEI 521-10-06 modifié)

Circuit intégré dont les éléments et les interconnexions sont réalisés dans ou sur un substrat semiconducteur.

2.4.7 *Microcircuit multipastille*

Microcircuit contenant des composants pour montage en surface qui sont montés séparément sur un substrat.

2.4.8 *Couche*

Matériau solide formé par tout procédé de dépôt directement sur un substrat solide.

2.4.9 *Feuille*

Couche solide qui peut être manipulée indépendamment d'un substrat.

2.4.10 *Couche mince*

Couche déposée sur un substrat par procédé additif tel que évaporation sous vide, pulvérisation et déposition chimique de vapeur.

2.4.11 *Couche épaisse*

Couche déposée sur un substrat, habituellement par sérigraphie.

2.4.12 *Circuit intégré à couches*

Circuit intégré dont les éléments et les interconnexions sont des couches déposées à la surface d'un substrat isolant. Les éléments des couches peuvent être actifs ou passifs.

2.4.13 *Circuit intégré hybride*

Circuit intégré formé par l'assemblage des circuits intégrés à semi-conducteurs et à couches ou par l'assemblage des circuits à éléments discrets.

2.4.14 *Circuit intégré hybride à couches*

Circuit intégré à couches sur lequel au moins un composant, encapsulé ou non, a été rapporté.

- Notes* 1.- For this definition, a component has external connections and possibly an envelope as well and it can also be specified and sold as a separate item.
- 2.- Further qualifying terms may be used to describe the form of the components and/or the assembly techniques used in the construction of a specific micro-assembly.

Examples of use of qualifying terms:

- semiconductor multi-chip micro-assembly;
- discrete component micro-assembly.

2.4.6 *Semiconductor integrated circuit* (IEV 521-10-06 modified)

An integrated circuit whose elements and interconnections are formed within and upon a semiconductor.

2.4.7 *Multichip microcircuit*

A microcircuit containing chip components for surface mounting which are separately mounted upon a substrate.

2.4.8 *Film*

A layer of solid formed by any deposition process in-situ upon a solid substrate.

2.4.9 *Foil*

A solid film which can be handled independent of a substrate.

2.4.10 *Thin film*

A film deposited upon a substrate by an accretion process such as vacuum evaporation, sputtering and chemical vapour deposition.

2.4.11 *Thick film*

A film deposited upon a substrate, usually by a screen printing process.

2.4.12 *Film integrated circuit*

An integrated circuit whose elements and interconnections are films formed on an insulating substrate surface. The film elements may be active or passive.

2.4.13 *Hybrid integrated circuit*

An integrated circuit formed by any combination of semiconductor and film integrated circuits or by the combination of any of these circuits with discrete elements.

2.4.14 *Hybrid film integrated circuit*

A film integrated circuit on which at least one component, encapsulated or unencapsulated, has been mounted.

2.4.15 *Circuit intégré hybride à couches passif*

Circuit intégré hybride à couches dont tous les éléments sont passifs.

2.4.16 *Circuit intégré hybride à couches actif*

Circuit intégré hybride à couches dont au moins un élément est actif.

2.4.17 *Circuit intégré hybride à couches à pastilles semiconductrices*

Circuit intégré hybride à couches contenant un ou plusieurs dispositifs à semiconducteur non encapsulés.

2.4.18 *Substrat*

Partie de matériau servant de base à des éléments de circuit à couches et/ou à des composants rapportés.

2.4.19 *Circuit multicouche*

Circuit avec plus d'un niveau de couches interconnexion, séparé par au moins une couche isolante ou un intervalle.

2.4.20 *Élément de circuit*

Élément passif ou actif d'un circuit intégré qui remplit une fonction électrique.

2.4.21 *Élément actif*

Élément de base de redressement, de commutation ou d'amplification dans une fonction de circuit.

Note.- Il peut aussi jouer le rôle de résistance ou de capacité dans une fonction de circuit ou transformer une énergie extérieure en une autre énergie.

Exemples: diodes, transistors, circuits intégrés à semiconducteurs, dispositifs à semiconducteurs photosensibles ou photo-émissoirs.

2.4.22 *Élément passif*

Élément de base de résistance, de capacité ou d'inductance ou d'une combinaison de celles-ci dans une fonction du circuit.

Note.- Exemples: résistances, condensateurs, inductances, filtres, pistes d'interconnexion.

2.4.23 *Circuit intégré à couches minces*

(VEI 521-10-08)

Circuit intégré à couches dont les couches sont déposées par des techniques de dépôt sous vide pouvant être complétées par d'autres techniques de dépôt.

2.4.15 *Passive hybrid film integrated circuit*

A hybrid film integrated circuit in which all the elements are passive.

2.4.16 *Active hybrid film integrated circuit*

A hybrid film integrated circuit in which at least one element is active.

2.4.17 *Semiconductor chip hybrid film integrated circuit*

A hybrid film integrated circuit containing one or more unencapsulated semiconductor devices.

2.4.18 *Substrate*

A piece of material forming a supporting base for film circuit elements and/or added components.

2.4.19 *Multilayer film circuit*

A circuit of more than one layer of film interconnection, separated by at least one insulating film or gap.

2.4.20 *Circuit element*

An element, passive or active, of an integrated circuit that performs an electrical function.

2.4.21 *Active element*

An element primarily contributing electrical rectification, switching or gain to a circuit function.

Note.- Active elements may also be used to contribute resistance and capacitance to a circuit function, or to convert externally applied energy from one form to another.

Examples are diodes, transistors, semiconductor integrated circuits, light-sensing and light-emitting semiconductor devices.

2.4.22 *Passive element*

An element primarily contributing resistance, capacitance or inductance or a combination of these to a circuit function.

Note.- Examples are resistors, capacitors, inductors, filters, interconnecting tracks.

2.4.23 *Thin-film integrated circuit*

(IEV 521-10-08)

A film integrated circuit whose films are formed by vacuum deposition techniques, possibly supplemented by other deposition techniques.

2.4.24 *Circuit intégré à couches épaisses*

(VEI 521-10-09)

Circuit intégré à couches dont les couches sont déposées par impression, sérigraphie ou d'autres procédés analogues.

2.4.25 *Technique de dépôt en phase vapeur*

Dépôt de couches métalliques, isolantes ou semiconductrices, sur des substrats solides à partir d'une source de matériau en phase vapeur, par dépôt physique ou par réaction chimique.

2.4.26 *Technique de sérigraphie*

Dépôt de couches métalliques, isolantes ou semiconductrices, sur des substrats solides par pression de pâtes (encres) à travers des écrans.

2.4.27 *Couche plaquée*

Couche obtenue par dépôt chimique et/ou électrochimique.

2.4.28 *Connexion (borne)*

Conducteur (broche, borne, plot, etc.) assurant la liaison électrique extérieure du circuit intégré.

2.4.29 *Boîtier*

Totalité ou partie de l'enveloppe d'un circuit intégré qui assure:

- la protection mécanique;
- la protection contre l'environnement;
- les dimensions extérieures.

Le boîtier peut aussi contenir ou assurer les connexions. Il contribue aux caractéristiques thermiques du circuit intégré.

2.4.30 *Encapsulation*

Procédé général consistant à entourer un circuit ou des composants par une matière de protection contre les contraintes mécaniques et physicochimiques.

2.4.31 *Couche de protection*

Couche de matériau isolant appliquée sur les éléments de circuit, assurant une protection mécanique et contre la contamination.

2.4.32 *Enrobage*

Procédé utilisant des résines pouvant être durcies pour obtenir un corps enrobant l'ensemble électronique, par exemple:

- moulage sous pression;
- remplissage;
- revêtement par immersion;
- moulage par transfert.

2.4.24 *Thick-film integrated circuit*

(IEV 521-10-09)

A film integrated circuit whose films are formed by printing, serigraphy or other related techniques.

2.4.25 *Vapour phase deposition technique*

The deposition of conducting, insulating or semiconducting films onto solid substrates from a source material in the vapour phase by physical deposition or chemical reaction.

2.4.26 *Screen printing technique*

The deposition of films onto substrates by pressing pastes (inks) through screens.

2.4.27 *Plated film*

Film obtained through chemical and/or electrochemical deposition.

2.4.28 *Termination (terminal)*

Conductor (pin, tab, pad, etc.) providing external electrical access to the integrated circuit.

2.4.29 *Package*

Total or partial envelope of an integrated circuit which provides:

- mechanical protection;
- environmental protection;
- outline dimensions.

The package may also contain or provide terminations. It contributes to the thermal characteristics of the integrated circuit.

2.4.30 *Encapsulation*

Encapsulation is the general process of surrounding the circuit or components with a protection medium against mechanical and physical/chemical stresses.

2.4.31 *Protective coating*

A layer of insulating material applied over the circuit elements for the purpose of mechanical protection and prevention of contamination.

2.4.32 *Embedding*

A process using resins which can be hardened to produce a body embedding the electronic assembly, for example:

- casting;
- potting;
- dip-coating;
- transfer moulding.

2.4.33 Véhicule d'essais

Spécimen ne faisant pas nécessairement partie d'un circuit, mais représentatif d'au moins une opération de la chaîne de fabrication du circuit à qualifier, sur lequel il est possible d'effectuer des essais pour contrôler un ou plusieurs procédés.

2.4.34 Circuit de qualification de savoir-faire (CQC)

Spécimen d'essai utilisé pour garantir une partie ou la totalité du savoir-faire déclaré. Ce peut être soit un spécimen d'essai spécialement conçu dans ce but soit un circuit de production courante, soit la combinaison des deux.

2.4.35 Composant ou CIHC et C semi-fini

Composant ou CIHC et C non terminé prélevé sur la chaîne de fabrication. Il ne peut être utilisé pour l'assurance complète selon la spécification s'appliquant à son état final.

2.4.36 Composant rapporté

Composant raccordé mécaniquement et électriquement à un substrat.

2.4.37 Sélection

Examen ou essai appliqué à tous les produits d'un lot dans le but de détecter et d'éliminer les défaillances potentielles.

2.4.38 Niveau d'assurance

Degré d'assurance pour un acheteur qu'un circuit est conforme à la spécification. Il indique la répartition entre les essais lot par lot et les essais périodiques, ainsi que les sévérités du niveau de contrôle et du niveau de qualité acceptable (NQA) du plan d'échantillonnage.

2.5 Valeurs normales et préférentielles

Les valeurs doivent être choisies de préférence dans la liste suivante:

- dimensions: Publication 191-2 de la CEI;
- températures préférentielles (°C):
-65, -55, -40, -25, -10, +5,
+25, +40, +55, +70, +85, +100,
+125, +155

2.6 Marquage

2.6.1 Les informations données par le marquage sont choisies dans la liste ci-dessous; leur importance relative est fonction de l'ordre suivant:

- 1) identification des connexions (par exemple position de la broche n° 1);
- 2) désignation du type;

2.4.33 *Process test vehicle*

A specimen, not necessarily of a circuit but representative of at least one operation in the production line for the circuit to be qualified, and on which tests can be carried out to validate control of one or more processes.

2.4.34 *Capability qualifying circuit (CQC)*

A test specimen used to assess, in part or in whole, a declared capability. It may be either a specially designed test specimen or a normal production circuit, or a combination of both.

2.4.35 *Partly completed component of F and HFICs*

A component of F and HFICs taken uncompleted from its production line. It cannot be used for complete assessment to the specification applicable in its normal finished state.

2.4.36 *Added component*

A component which is connected mechanically and electrically to a substrate.

2.4.37 *Screening*

Examination or testing applied to all products in a lot for the purpose of detecting and removing potential failures.

2.4.38 *Assessment level*

Reflects the degree of assurance the purchaser has that the circuit meets the specification. It also indicates the balance between lot by lot and periodic testing and severity of the inspection level and AQLs of the sampling plans.

2.5 Standard and preferred values

Values should preferably be chosen from the following list:

- dimensions: IEC Publication 191-2;
- preferred temperatures (°C) are: -65, -55, -40, -25, -10, +5, +25, +40, +55, +70, +85, +100, +125, +155.

2.6 Marking

2.6.1 The information given in the marking is selected from the following list; the relative importance of each item is indicated by its position in the list:

- 1) terminal identification (e.g. position of pin No. 1);
- 2) type designation;

- 3) date codée;
 - 4) code d'identification de l'usine;
 - 5) nom ou marque du fabricant;
 - 6) marque de conformité (à moins qu'un certificat de conformité ne soit utilisé);
 - 7) précautions particulières pour la manipulation et la sécurité.
- 2.6.2 Les indications 1) 2) et 3) ci-dessus doivent être marquées en clair sur les circuits, ainsi que toutes les autres indications, jugées nécessaires, qu'il est pratiquement possible de faire figurer.
- Toute redondance dans le marquage des circuits doit être évitée.
- 2.6.3 Les informations correspondantes, résultant du paragraphe 2.6.1, doivent être marquées en clair sur l'emballage primaire des circuits.
- 2.6.4 Tout marquage supplémentaire doit être porté de telle manière qu'aucune confusion ne puisse être faite.

SECTION 3 - PROCEDURE D'ASSURANCE DE LA QUALITE

3.1 Etape initiale de fabrication

L'étape initiale de fabrication est la réalisation de la première couche sur la surface d'un substrat.

3.2 Etapas de fabrication et sous-traitance

3.2.1 *Etapas de fabrication dans une usine d'un fabricant agréé, située dans un pays qui n'est pas membre de la CEI*

- a) Les circuits fabriqués par un fabricant agréé dans une usine de sa société, située dans un pays qui n'est pas membre de la CEI, ne peuvent être livrés dans le cadre du Système que si les conditions de la Publication QC 001002 de la CEI, paragraphe 10.3, sont remplies.
- b) La spécification intermédiaire doit indiquer si, uniquement pour des raisons techniques, le principe de l'extension d'agrément des fabricants ne doit pas être appliqué pour une sous-famille ou un type de circuit donné.

3.2.2 *Sous-traitance des procédés de fabrication*

Les circuits fabriqués en partie dans une usine autre que celle du fabricant agréé ne peuvent être livrés dans le cadre du Système que si les conditions de la Publication QC 001002 de la CEI, paragraphes 10.3 et 11.1.2, sont remplies.

Les procédés sous-traités peuvent être soit la réalisation des couches, soit un ou deux des procédés suivants:

- ajustage des éléments;
- montage des composants;
- encapsulation.

- 3) date code;
- 4) factory identification code;
- 5) manufacturer's name or trade mark;
- 6) mark of conformity (unless a certificate of conformity is used);
- 7) special handling and safety precautions.

2.6.2 The circuits shall be clearly marked with Items 1), 2) and 3) above and with as many as possible of the remaining items as is considered necessary.

Any duplication of information in the marking of the circuits should be avoided.

2.6.3 The primary package containing the circuits shall be clearly marked with the relevant information from Sub-clause 2.6.1.

2.6.4 Any additional marking shall be so applied that no confusion can arise.

SECTION 3 - QUALITY ASSESSMENT PROCEDURES

3.1 Primary stage of manufacture

The primary stage of manufacture is the production of the first layer on the surface of a substrate.

3.2 Manufacturing stages and sub-contracting

3.2.1 *Manufacturing stages in a factory of an approved manufacturer in a non-IEC member country*

- a) Circuits manufactured by an approved manufacturer in a factory of his company in a non-IEC member country can be delivered under the system only if the conditions of IEC Publication QC 001002, Sub-clause 10.3, are met.
- b) The sectional specification shall indicate if, for technical reasons only, the principle of extension of manufacturer's approval shall not be applied for a given sub-family or type of circuit.

3.2.2 *Sub-contracting of manufacturing processes*

Circuits that are partly manufactured in a factory other than the approved manufacturer's can be delivered under the system only when the conditions of IEC QC 001002, Sub-clauses 10.3 and 11.1.2, are met.

The sub-contracted processes may be either the film production, or one or two of the following:

- trimming of elements;
- mounting of components;
- encapsulation.