

SEMI G32-94

カプセルなし熱抵抗測定用チップのガイドライン

1 序文

審査試験用の標準熱試験チップの設計に関する推奨条件について詳述する。試験チップのデータ形式の例を付録 A に示した。コンピュータでさまざまな基板構成のシミュレーションを行って得た結果に基づき(3.1 項), VLSI パッケージ評価のための熱抵抗測定用チップの設計に関して以下の要件を推奨する(3.2 項)。

2 指針概要

2.1 熱源, すなわちトランジスタまたは抵抗ストライプは, パッケージの測定熱抵抗で使用するチップのサイズがわかるように, できるだけ大きな活動チップ面積を利用するものとする。ボンディングパッドおよびスクライブレイン用には 0.25 mm (10 ミル) パラメータストライプ (非活動部分) で十分とする。パッケージの熱抵抗をチップサイズによって求められるよう一連のサイズの試験チップを用いることが望ましい。基本セルサイズ 1.91 mm (75 ミル) 四方, 電力損 7.5~10 W が推奨される。熱源面積はこの基本セルの活動チップ面積の 85% 以上とする。基本セルは 1.91 mm (75 ミル) ずつ最大 11.43 mm (450 ミル) 四方のチップに配列または拡大してもよい。より大きなチップサイズに関しては, アレイは実際に使用するチップサイズに合わせて, 基本セルサイズを選ぶべきである。より大きなチップは 1 辺あたり 15~20 mm にする事ができるので, 基本セルは 1 辺あたり 5 mm にする必要がある。従って, 3×3 アレイは最小で 15 mm 角となる。

2.2 熱源間距離は, 温度感知素子すなわち P-n 接合を収容するのに必要であるが, これは最小にすべきで, 0.051 mm (2 ミル) 以下とする。温度感知素子はチップ表面の中心に置く。標準セル配列から成るチップでは, 基本セルのコーナーの近くおよび隣り合う二つのコーナーの間, すなわち非活動域の近くおよびその中にも感知素子が必要である。ダイ接着評価および不均一電力損の検討などの目的で必要に応じて感知素子を追加してもよい。感知素子および付随するメタライゼーションはすべて熱源から電氣的に分離しなければならない。薄いパッケージに関しては, テストチップ厚さは, そのパッケージ用標準ダイ厚さに現象されなければならない。

2.3 熱試験チップの厚さは 0.46 mm (18 ミル) ~ 0.56 mm (22 ミル) とする。

2.4 熱試験チップは, 電力損限界がパッケージの熱抵抗範囲と一致するように設計するものとする。これには, 配列試験チップの場合内部チップ加熱電流の経路がパッケージから内部チップにつながるワイヤを最短化できるようメタライゼーションを適切に設計することも含まれる。チップ表面とケースの温度差を少なくとも 20°C にできることが望ましい。さまざまな基板 (アルミナからベリリアまで) 上のシリコンチップでこれを実現するには, 基本セル構造 (すなわち一辺 1.91 mm (75 ミル) で最低 7.5 W を放散するものとする)。

2.5 ボンディングパッド (クリヤオープニング) は, 一辺が 0.10 mm (4 ミル) 以上でなければならない。感知素子および加熱素子は共通のパッドに接続しない。ボンディングパッドの位置およびサイズは, 配列されたテストチップにとって, チップ間の接続が容易になるよう, すなわちパッケージから内部チップをつなぐボンディングワイヤが最短化されるよう構成してもよい, もしくは構成しなければならない。しかし, これは好ましい機能上操作にとって必須のものではない。

2.6 温度感知ダイオード/ダイオードブリッジ素子は, 熱試験チップの動作出力および動作温度の全範囲にわたって使用可能でなければならない。熱試験チップは接合部温度最低 130°C で機能するものとする。

2.7 配列試験チップおよび拡大試験チップをそれぞれ図 1 及び図 2 に示す。加熱素子 (斜線の部分) はトランジスタまたは抵抗ストライプをチップ上およびチップの外にさまざまな直並列組合わせによって接続したものである。加熱素子は実際に可能なかぎり多くの面積 (斜線の部分) を占めるべきである (集積回路の設計法と同様)。

3 参考資料

3.1 Albers, J., 「Semiconductor Measurement Technology: TXYZ: A Program for Semiconductor IC Thermal Analysis」, NIST Spec. Publ. 400-76 (1984 年 4 月)

3.2 Oettinger, F. F., 「Thermal Evaluation of VLSI Packages Using Test Chips A Critical Review」, Solid State Technology 27, 169-179 (1984 年 2 月)

付録A

未封入熱試験チップのデータ形式例

A1. 概要(適当な記述を選ぶこと)

このデバイスはカプセル封じされていないバイポーラ形 MOS シリコンチップで、上面および下面が金属被覆されていて、発熱用のトランジスタまたはポリシリコン製埋込み式拡散金属膜抵抗器およびダイオード、ダイオードブリッジ配列の温度感知用エミッタベーストランジスタダイオード P-n 接合をそなえている。このデバイス IC パッケージの熱的特性化のためのものである。

A2. 機械的データ

1. チップの寸法図面に、温度感知素子、加熱素子、チップ上の相互接続およびボンディングパッドの位置を示す。ボンディングパッドをすべて明記し、最も負のまたは最も正の外部バイアスに接続しなければならないボンディングパッドを示す。適切に動作させるためにチップの底(裏)面への導電接続が必要か否かを記述する。

2. チップの厚さを示す。

3. 取扱いおよびチップ試験に関する必要な注意をすべて記述する。

4. チップ上部接触面および底部取付け面のメタライゼーションの種類を記述する。

5. 接合部パッシベーションの種類および取付け上の特別な周囲要件を記述する望ましいチップ取付け手順およびリード線ボンディング手順を記述する。

6. 各種チップ配列のワイヤ接続構成を記述し、発熱電力範囲を示す。

A3. 最大定格

1. 温度

a. 保存温度範囲, T_{stg}
____ °C ~ ____ °C

b. 動作接合部温度範囲, T_j
____ °C ~ ____ °C

2. 作動温度範囲の電圧

a. 加熱トランジスタのコレクタまたは加熱抵抗体にかかる DC 電圧(基板ダイオードの逆電圧降下により制限される), V_H — ____ V

3. 作動温度範囲の電流

a. 加熱トランジスタまたは加熱抵抗体にかかる DC 電流, I_H — ____ A

A4. 電気的特性

1. 温度感知素子(ダイオード)

a. T_A = ____ °C および
 V_R — ____ V における逆漏れ電流, I_R — ____ mA

b. 温度係数が線形である感知 P-n 接合にかかる順方向測定電流範囲, I_M — ____ mA ~ ____ mA

c. 最大測定電流および T_A = 25°C における順方向電圧降下, V_M — ____ V

2. 加熱素子(トランジスタまたは抵抗体)

a. T_A = 25°C での最大コレクタ電圧および電流におけるトランジスタの順方向電流トランスフェレシヨ, h_{FE} — ____ ,
または,

b. T_A = 25°C における抵抗体の抵抗, R_H — ____ Ω

A5. 追加情報

下記データはチップの取付けおよびリード線の接続により異なるため、単にチップの全電気容量を示すものであり、このデータに対して何ら保証するものではない。このチップをセラミック IC パッケージに正しく組付けられ、加熱素子は下記の電気仕様に合致する場合があります。

1. T_C = 25°C における最大電力定格, P_H — ____ W