

SEMI M54-0304 (Reapproved 0611) GUIDE FOR SEMI-INSULATING (SI) GaAs MATERIAL PARAMETERS 半絶縁性 (SI) GaAs 材料のパラメータのガイド

NOTICE: This translation is a REFERENCE COPY ONLY. If differences should exist between the English version and a translation in any other language, the English version is the official and authoritative version.

免責事項: この SEMI スタンダードは、投票により作成された英語版が正式なものであり、日本語版は日本の利用者各位の便宜のために作成したものです。万が一英語と日本語とに差異がある場合には英語版記載内容が優先されます。

SEMI スタンダード日本語翻訳版をご利用にあたっての注釈を本文の末尾に記載しております(「すべきである」「しなければならない」について等)。

本スタンダードは、Compound Semiconductor Global Technical Committee で技術的に承認されている。現版は 2011 年 5 月 13 日、global Audits and Reviews Subcommittee にて発行が承認された。2011 年 6 月に www.semiviews.org および www.semi.org で入手可能となる。初版は 2003 年 3 月発行。前版は 2004 年 3 月発行。

注意: 本文書は、編集上の修正を伴い再承認された。

1 目的

- 1.1 高性能なデジタルおよびアナログのマイクロ電子デバイスや回路を製作するには高い電気抵抗率と電子ドリフト移動度の基板が必要である。半絶縁性 n 型のガリウムヒ素（以降 SI GaAs と記す）は、そのような用途に望ましい基板として世界中で認められてきた。
- 1.2 デバイスに必要な活性な層は、イオンインプランテーションやエピタキシーによって生成される。これらの層の品質およびそれによるデバイスの性能、歩留まり、信頼性は、基板のバルク品質および表面品質に強く依存している。
- 1.3 本文書では、サプライヤと購入者の間の発注に関する合意をサポートするために SI GaAs の材料パラメータを指定するための基礎を提供する。

2 範囲

- 2.1 本文書では、現存する科学的知識および材料テクノロジーに従い技術的に関連すると思われる SI GaAs の電氣的、光学的、構造的特性および表面の特性について定義し、説明する。
- 2.2 SI GaAs 基板の材料品質の仕様には、次に説明する多数のパラメータが含まれる。特性の特定のサブセットおよび個々のパラメータが、購入者により意図した用途に関連すると見なされるであろう。
- 2.3 本文書を明確にし、広く適用できるようにするために、6 項の発注情報では、業界の一般的認識に従い材料パラメータの相対的重要性によって区分けしている。
- 2.4 材料の特性とパラメータの中には、技術文書によって活発に議論されながら、あいまいさのない仕様を可能にするには十分確立されていないものもある。とは言うものの、これらの点についてサプライヤと購入者の間の議論と合意をサポートするために使用可能な情報を記載する。
- 2.5 それぞれのパラメータ仕様には、検証に関する合意が必要である。5 項に適切な情報をまとめている。SEMI, ASTM, DIN によって詳細に記述された使用可能な標準的なテスト方法は、3 項で参照される。
- 2.6 必要な標準テスト方法の多くは、現時点では存在しない。本文書は、ASTM, DIN, JEITA, SEMI の資格を有する委員会が現存しない標準手順を作成するためのガイドラインおよび刺激として機能すると

期待される。逆に言えば、特定のパラメータを検証するための複数の標準的なテスト方法が現時点で存在すれば（表 1 を参照），一意なスタンダードの選択あるいは作成に向けた世界的なコンセンサスを得るための手続きが提唱されるであろう。

2.7 ウェーハの形状特性，特にオリエンテーション，直径，厚さ，フラットネス，エッジ形状は，一連の SEMI M9 仕様によってカバーされ，ここでは対応しない。

注意： このスタンダードおよび安全ガイドラインはその使用に関連した全ての安全上の問題を取り扱うことを意図していない。この文書の利用者は，その責任において，適切な安全および健康上実施すべき事項を決定し，また使用前に法規制やその他の制限への適用性を判断するものである。

3 参照スタンダードおよび文書

3.1 SEMI スタンダードおよび安全ガイドライン

SEMI M9 — Specifications for Polished Monocrystalline Gallium Arsenide Slices

SEMI M10 — Standard Nomenclature for Identification of Structures and Features Seen on Gallium Arsenide

SEMI M15 — Polished Wafer Defect Limits Table for Polished Gallium Arsenide Wafers

SEMI M30 — Standard Test Method for Substitutional Atomic Carbon Concentration in GaAs by Fourier Transform Infrared Absorption

SEMI M36 — Test Method for Measuring Etch Pit Density (EPD) in Low Dislocation Density Gallium Arsenide Wafers

SEMI M39 — Test Method for Measuring Resistivity and Hall Coefficient and Determining Hall Mobility in Semi-insulating GaAs Single Crystals

3.2 ASTM Standards¹

ASTM F76 — Standard Test Methods for Measuring Resistivity and Hall Coefficient and Determining Hall Mobility in Single-Crystal Semiconductors

ASTM F1404 — Test Method for Crystallographic Perfection of Gallium Arsenide by Molten Potassium Hydroxide (KOH) Etch Technique

3.3 DIN Standards²

DIN 50448 — Testing of Materials for Semiconductor Technology – Contactless Determination of the Electrical Resistivity of Semi-insulation Semiconductor Slices Using a Capacitive Probe

DIN 50449-1 — Testing of Materials for Semiconductor Technology – Determination of Impurity Content in Semiconductors by Infrared Absorption - Part 1: Carbon in Gallium Arsenide

DIN 50449-2 — Testing of Materials for Semiconductor Technology – Determination of Impurity Content in Semiconductors by Infrared Absorption – Part 2: Boron in Gallium Arsenide

DIN 50454-1 — Testing of Materials for Semiconductor Technology – Determination of Dislocations in Monocrystals of III-V-Compound Semiconductors – Part 1: Gallium Arsenide

注意： 別途指示のない場合，引用された全ての文書は最新の出版バージョンである。

4 SI GaAs

4.1 本仕様で説明する SI GaAs は，n 型の導電性を持ち $1 \times 10^6 \sim 5 \times 10^8 \Omega \cdot \text{cm}$ の範囲の電気抵抗 ρ を有する。これは，製造手順と材料の特性によって特性付けられる。

¹ ASTM International, 100 Barr Harbor Drive, West Conshohocken, PA 19428-2959, USA; Telephone: +1.610.832.9585, Fax: +1.610.832.9555, <http://www.astm.org>

² Deutsches Institut für Normung e.V., Available from Beuth Verlag GmbH, Burggrafenstrasse 4-10, D-10787 Berlin, Germany; <http://www.din.de>

4.2 ガリウム(Ga)およびヒ素(As)の元素から GaAs 化合物の合成は次のように実施される。

- 成長の直前の結晶チャンバ内（その場での合成）
- 結晶成長とは独立した別の装置内（別の場所での合成）

4.3 SI GaAs 単結晶の成長には次の手順のいずれかを必要とする。

- 液体カプセル化チョクラルスキ法(LEC)
- As 蒸気圧制御 LEC 法(VCZ)
- 垂直温度勾配凝固法(VGF)
- 垂直ブリッジマン法(VB)

4.4 SI GaAs 単結晶インゴットは、結晶成長後に熱処理される。アニール手順は、加熱速度、保持温度、保持時間、冷却速度によって定義される。シングルステップインゴットアニール（1つの温度で1つの保持時間）またはマルチステップインゴットアニール（複数の異なる温度で複数の保持時間）を適用できる。ウェーハも同様にシングルステップウェーハアニールおよびマルチステップウェーハアニールで処理される。

4.5 SI GaAs には、固有ダブルドナー点欠陥 EL2 が含まれ、これは Ga サイト上の As 原子(As_{Ga})が関与する。室温では、第一電離エネルギー $EL2^0/EL2^+$ は、伝導帯の下約 $\Delta E = 0.69 \text{ eV}$ のところである。中性欠陥濃度 $[EL2^0]$ は、 $5 \times 10^{15} \sim 3 \times 10^{16} \text{ cm}^{-3}$ の範囲である。

4.6 SI GaAs には、ドナーとして振る舞う意図しない不純物が含まれている。また、EL2 以外の固有ドナー欠陥も含まれる。イオンインプランテーションによる活性化を最適に制御し、高い電子移動度 μ を得るには、EL2 以外のドナーの全濃度 $[D]$ は低くなければならない（4.12 項を参照）。

4.7 SI GaAs には、アクセプタとして振る舞う不純物が含まれる。また、固有アクセプタ欠陥も含まれる。通常、アクセプタの全濃度 $[A]$ は、 $4 \times 10^{14} \text{ cm}^{-3} \sim 2 \times 10^{16} \text{ cm}^{-3}$ の濃度 $[C]$ の炭素(C)の混入を制御することによって調整される。

4.8 SI GaAs には、補償プロセスには関与しない外来および固有の点欠陥が含まれている（4.10 項および 4.11 項を参照）。これらの欠陥は、等電価中心（Ga の位置に組み込まれたボロン(B)、 B_{Ga} 等）あるいはフェルミレベルより下または上の著しく深いドナーである。これらは、例えばインプラントされたドーパントの活性化率を低下させたり、過渡的なキャリアトラップや非発光性再結合中心(NRRC)として振る舞うことにより、材料の品質に影響することがある。

4.9 一般に SI GaAs は、非化学量論的であり、濃度のオーダーが 10^{18} cm^{-3} の過剰な As を含む。過剰な As の一部は、置換型格子欠陥(As_{Ga})として組み込まれる。4.5 項を参照すること。点欠陥組み込みの他の形態（格子間原子、等）もありそうだが、肯定的に特定されたことはない。過剰な As は転位によって引き付けられ（4.13 項を参照）、それらに沿って濃縮され、析出物を形成する。析出物は、転位セルの内部等、転位から離れたところでも生成されることがある（4.14 項を参照）。それらは、基材析出物と呼ばれ、一般に転位析出物より小さい。析出物の濃度とサイズは、成長後のアニール手順に強く依存する（4.4 項を参照）。

4.10 SI GaAs を得るには、浅いドナーとアクセプタの完全イオン化および EL2 の部分的な一次イオン化を達成しなければならず、次の条件が必要である。

$$[EL2] > [A] - [D] > 0 \quad (1)$$

するとフェルミレベルは、伝導帯の下約 ΔE のところに固定される。

4.11 SI GaAs の抵抗率は次の式で与えられる。

$$\rho = (e [n] \mu_n + e [p] \mu_p)^{-1} \quad (2a)$$